<?xml version="1.0" encoding="gbk"?>
<rss version="2.0">
  <channel>
    <title>Cadence Skill 论坛 - 信号完整性</title>
    <link>http://www.allegro-skill.com/forum-56-1.html</link>
    <description>Latest 20 threads of 信号完整性</description>
    <copyright>Copyright(C) Cadence Skill 论坛</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Thu, 14 May 2026 09:02:36 +0000</lastBuildDate>
    <ttl>60</ttl>
    <image>
      <url>http://www.allegro-skill.com/static/image/common/logo_88_31.gif</url>
      <title>Cadence Skill 论坛</title>
      <link>http://www.allegro-skill.com/</link>
    </image>
    <item>
      <title>梯形波信号的频谱及其渐近线</title>
      <link>http://www.allegro-skill.com/thread-148016-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>信号完整性</category>
      <author>xieeyawen</author>
      <pubDate>Fri, 06 Jun 2025 02:46:50 +0000</pubDate>
    </item>
    <item>
      <title>电容和电感过大</title>
      <link>http://www.allegro-skill.com/thread-147621-1-1.html</link>
      <description><![CDATA[大多数差分过渡都存在电容过大现象。 P 路径与 N 路径彼此耦合，导致电容增大。许多过渡的频率响应都与宽频带上的集总电容器的频率响应完全相同。根据设计，在许多情况下添加电感即可抵消此电感过大问题，但受到密度问题和物理限制影响的情况除外。虽然诸如盲孔、增大焊 ...]]></description>
      <category>信号完整性</category>
      <author>qawsedfffrr</author>
      <pubDate>Tue, 09 May 2023 02:59:58 +0000</pubDate>
    </item>
    <item>
      <title>适用于高速信号过渡的设计</title>
      <link>http://www.allegro-skill.com/thread-147620-1-1.html</link>
      <description><![CDATA[通道中的每次过渡都必须设计为最大限度减小对于链路性能的负面影响。本章旨在介绍传输线每一端的接口。传输线在其长度范围内具有已定义且受控的特性阻抗。但其连接的三维结构在单一路径上并没有轻松定义的阻抗或恒定阻抗。在 10 Gb/s 信号穿越这些结构时，需借助诸如 3D ...]]></description>
      <category>信号完整性</category>
      <author>qawsedfffrr</author>
      <pubDate>Tue, 09 May 2023 02:59:46 +0000</pubDate>
    </item>
    <item>
      <title>为什么走线选择50欧阻抗</title>
      <link>http://www.allegro-skill.com/thread-147618-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>信号完整性</category>
      <author>qawsedfffrr</author>
      <pubDate>Tue, 09 May 2023 02:52:21 +0000</pubDate>
    </item>
    <item>
      <title>差分信号，差分对和耦合5</title>
      <link>http://www.allegro-skill.com/thread-147617-1-1.html</link>
      <description><![CDATA[我们一般会在信号传输路径和返回路径之间测量单端信号，但是对于差分信号来说，我们会在差分对内的两根信号线之间进行测量。
在理想情况下，通常认为共模信号是不变的，由于不携带信息，所以共模信号不影响信号完整性。但是如果共模信号被迫改变，则会导致两个十分严重 ...]]></description>
      <category>信号完整性</category>
      <author>qawsedfffrr</author>
      <pubDate>Tue, 09 May 2023 02:46:09 +0000</pubDate>
    </item>
    <item>
      <title>4</title>
      <link>http://www.allegro-skill.com/thread-147616-1-1.html</link>
      <description><![CDATA[耦合对差分阻抗的影响最大不超过12%，在走线靠得更近的过程中，由于耦合原因差分阻抗开始降低，这时，可以从以下五个方面分析：1. 使用近似值的直接结果。
2. 使用场求解器的直接结果。3. 使用基于模式的分析。4. 使用基于电容和电感矩阵的分析。5. 使用基于特征阻抗矩 ...]]></description>
      <category>信号完整性</category>
      <author>qawsedfffrr</author>
      <pubDate>Tue, 09 May 2023 02:44:55 +0000</pubDate>
    </item>
    <item>
      <title>差分信号，差分对和耦合3</title>
      <link>http://www.allegro-skill.com/thread-147615-1-1.html</link>
      <description><![CDATA[奇模和偶模
对于一个差分对，如果在一条线中加0V-1V的变化信号，在另一条线加0V的持续信号，随着信号的传输，两条线之间会出现远端串扰，在第二条线上会出现噪声，由于噪声的影响，第一条线的信号会减弱。
如果要实现无失真的传输，在边缘耦合微带线中，有如下两种方 ...]]></description>
      <category>信号完整性</category>
      <author>qawsedfffrr</author>
      <pubDate>Tue, 09 May 2023 02:43:53 +0000</pubDate>
    </item>
    <item>
      <title>差分信号，差分对和耦合2</title>
      <link>http://www.allegro-skill.com/thread-147614-1-1.html</link>
      <description><![CDATA[对于差分信号，两条信号线之间的电压差就是其差分分量，对于共模信号，两条信号线的电压平均值就是其共模分量。对于一个对称的差分对而言，差分信号在差分线上以奇模方式传输，共模信号以偶模方式传输。也可以用奇和偶描述一个任意信号，信号的共模分量就是以偶模方式传 ...]]></description>
      <category>信号完整性</category>
      <author>qawsedfffrr</author>
      <pubDate>Tue, 09 May 2023 02:42:35 +0000</pubDate>
    </item>
    <item>
      <title>差分信号，差分对和耦合1</title>
      <link>http://www.allegro-skill.com/thread-147612-1-1.html</link>
      <description><![CDATA[对耦合传输线既可以看作带有串扰的两条单端传输线，其串扰由耦合造成，又可以看作一个带有奇模和偶模特性阻抗的差分对，对应的传输速度也是奇模和偶模传输速度。其中，表示近端噪声，表示远端噪声，表示传输线的动态电压，表示近端串扰系数，表示远端串扰系数，Len表示 ...]]></description>
      <category>信号完整性</category>
      <author>qawsedfffrr</author>
      <pubDate>Tue, 09 May 2023 01:40:30 +0000</pubDate>
    </item>
    <item>
      <title>如何学习信号完整性</title>
      <link>http://www.allegro-skill.com/thread-147611-1-1.html</link>
      <description><![CDATA[有大佬分享一下自学信号完整的过程吗，小白入门好难。]]></description>
      <category>信号完整性</category>
      <author>qawsedfffrr</author>
      <pubDate>Tue, 09 May 2023 01:29:45 +0000</pubDate>
    </item>
    <item>
      <title>信号完整性仿真那个工具好用？</title>
      <link>http://www.allegro-skill.com/thread-147096-1-1.html</link>
      <description><![CDATA[]]></description>
      <category>信号完整性</category>
      <author>ifuture</author>
      <pubDate>Sun, 17 Jan 2021 10:31:59 +0000</pubDate>
    </item>
    <item>
      <title>大家有兴趣讨论</title>
      <link>http://www.allegro-skill.com/thread-146697-1-1.html</link>
      <description><![CDATA[1、ＳＩ的意义？ＳＩ是大而全，还是少而精？
2、SI如何与测试交互验证，意义在哪？频域时域的工作是否都需要进行？
3、SI怎样与硬件设计配合，充当的角色，SI对硬件设计的了解程度？]]></description>
      <category>信号完整性</category>
      <author>0aijiuaile</author>
      <pubDate>Thu, 06 Jun 2019 03:45:32 +0000</pubDate>
    </item>
    <item>
      <title>如附件截图  差分处理原因</title>
      <link>http://www.allegro-skill.com/thread-130202-1-1.html</link>
      <description><![CDATA[绕线 -- 四层布线层，不知道这样秀的原因。望高手解答。]]></description>
      <category>信号完整性</category>
      <author>Mak_kancotec</author>
      <pubDate>Fri, 22 Jun 2018 13:26:05 +0000</pubDate>
    </item>
    <item>
      <title>ddr3是否必须仿真？</title>
      <link>http://www.allegro-skill.com/thread-129934-1-1.html</link>
      <description><![CDATA[rt]]></description>
      <category>信号完整性</category>
      <author>kerwinash</author>
      <pubDate>Sun, 17 Dec 2017 12:06:02 +0000</pubDate>
    </item>
    <item>
      <title>请问有完整的ddr3约束设置吗？</title>
      <link>http://www.allegro-skill.com/thread-129933-1-1.html</link>
      <description><![CDATA[rt]]></description>
      <category>信号完整性</category>
      <author>kerwinash</author>
      <pubDate>Sun, 17 Dec 2017 12:05:26 +0000</pubDate>
    </item>
    <item>
      <title>过孔阻抗可以控制吗？</title>
      <link>http://www.allegro-skill.com/thread-129932-1-1.html</link>
      <description><![CDATA[rt]]></description>
      <category>信号完整性</category>
      <author>kerwinash</author>
      <pubDate>Sun, 17 Dec 2017 12:03:46 +0000</pubDate>
    </item>
    <item>
      <title>有没有经验丰富的大神帮忙看看两个关于MIPI信号的问题</title>
      <link>http://www.allegro-skill.com/thread-129803-1-1.html</link>
      <description><![CDATA[1.我在PCB板上将同一块测试板的MIPI信号引出两路到两个连接器，单独用其中一路且另一路不挂排线没问题。但当另一路挂上一根空的排线后，会对当前使用的这一路的信号产生很大的干扰（图像变花甚至无法显示图像），这该怎么解决

2.我想做根排线将一块主板上的MIPI信号 ...]]></description>
      <category>信号完整性</category>
      <author>突然醒来</author>
      <pubDate>Wed, 08 Nov 2017 01:11:42 +0000</pubDate>
    </item>
    <item>
      <title>【分享】于博士信号完整性视频学习免费观看</title>
      <link>http://www.allegro-skill.com/thread-15221-1-1.html</link>
      <description><![CDATA[于博士十六年工作经验，专攻信号完整性研究。出版书籍《信号完整性揭秘》一书，现在有配套的视频提供学习。没有书籍的可以直接看视频学习也是一样的。一直在关注于博士，他还有一套Cadence视频教程，不过需要在网上自己找资源。
给你留个视频链接地址：http://ww ...]]></description>
      <category>信号完整性</category>
      <author>yuboshi226</author>
      <pubDate>Mon, 21 Aug 2017 09:18:00 +0000</pubDate>
    </item>
    <item>
      <title>什么是信号完整性？（于博士信号完整性）</title>
      <link>http://www.allegro-skill.com/thread-8871-1-1.html</link>
      <description><![CDATA[什么是信号完整性？

什么是 信号完整性？可能很多人仍然感觉这个词很陌生，尤其是哪些没有接触过所谓高速PCB的工程师来说更是如此。于博士就给大家做一个直观的说明。
我们在用示波器测量PCB板上信号时，经常会在信号的波形上发现一些奇怪的现象：比如信号跳变后会 ...]]></description>
      <category>信号完整性</category>
      <author>yuboshi226</author>
      <pubDate>Wed, 26 Jul 2017 03:18:57 +0000</pubDate>
    </item>
    <item>
      <title>高速差分线是否需要伴地孔？</title>
      <link>http://www.allegro-skill.com/thread-8448-1-1.html</link>
      <description><![CDATA[高速差分线是否需要伴地孔？]]></description>
      <category>信号完整性</category>
      <author>kerwinash</author>
      <pubDate>Tue, 04 Apr 2017 01:49:27 +0000</pubDate>
    </item>
  </channel>
</rss>