Allegro 今日: 0|主题: 541|排名: 10

1 ... 17 18 19 202122 23 24 25 ... 28 / 28 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 [分享] Cadence常见文件格式	boli505 2015-8-28	15785	hyxs714154 2015-8-28 16:30
预览 [交流] 关于allegro脚本编辑的一个问题：如果将约束管理器里面的网络层次全展开？	mengzhuhao 2015-8-28	03749	mengzhuhao 2015-8-28 00:46
预览 [分享] allegro软件通孔类焊盘制作方法及步骤	boli505 2015-8-24	16389	bingshuihuo 2015-8-26 14:44
预览 [分享] Allegro中针对铺铜不能自动更新	boli505 2015-8-20	19126	yeary_2012 2015-8-26 10:59
预览 [分享] pcb layout学习中用Allegro几个误区	boli505 2015-8-21	34136	yeary_2012 2015-8-26 10:54
预览 [求助] Cadence_SPB17.0 CIS database parts window 汉字乱码咋解决	wdhxy 2015-8-13	18739	wdhxy 2015-8-25 14:48
预览 DDR中的Bank是指的什么？	hyxs714154 2015-8-24	02762	hyxs714154 2015-8-24 12:06
预览这个VCC3V3 net走完线之后怎么还有鼠线，我吧Ratsnest_Schedule 关掉了还是去不掉？	hyxs714154 2015-8-22	26107	hyxs714154 2015-8-23 21:37
预览 [分享] ALLEGRO16.2出现问题“changes not saved, cannot update the env file”	boli505 2015-8-19	06255	boli505 2015-8-19 16:26
预览原理图这个算不算是个bug？为何复制后的坐标信息不能顺序？	mengzhuhao 2015-8-12	24127	mengzhuhao 2015-8-18 20:54
预览 [分享] PCB文件PROTEL到ALLEGRO的转换技巧	boli505 2015-8-18	04139	boli505 2015-8-18 11:16
预览问下DDR3也可以用T拓仆嘛,还是必须要用Fly-by菊花链拓仆？	hyxs714154 2015-8-13	87686	hyxs714154 2015-8-18 09:21
预览 BGA的Breakout区域是不是就是CM中要定义的Pin delay的长度呢？	hyxs714154 2015-8-17	24989	hyxs714154 2015-8-18 08:53
预览 [分享] cadence布线遇到问题3（生成光绘文件中断）	boli505 2015-8-17	04556	boli505 2015-8-17 17:24
预览 BGA扇出参数设置中pin-via space 没有中心这一项可选	yuhuikeji 2015-8-14	24232	hyxs714154 2015-8-17 13:28
预览 [分享] Protel 原理图/PCB到Cadence的数据转换	boli505 2015-8-14	14224	PLCC 2015-8-16 00:37
预览 [交流] 内层power层铺动态铜箔，有些实际没有连上的via大家怎么排查？	cuiergongzhu 2015-8-13	34307	hyxs714154 2015-8-14 11:57
预览 [交流] PCB layout 学习指南	hayden 2013-6-10	44875	cuiergongzhu 2015-8-13 13:50
预览 [分享] Altium PCB文件转换为Allegro PCB详细步骤	心间 2013-12-27	48552	cuiergongzhu 2015-8-12 17:08
预览 [分享] 在allegro中如何自定义gerber路径	cx032302 2014-1-17	98707	cuiergongzhu 2015-8-12 17:04

1 ... 17 18 19 202122 23 24 25 ... 28 / 28 页下一页

帐号		自动登录	找回密码
密码			立即注册

Allegro 今日: 0|主题: 541|排名: 10

快速发帖

浏览过的版块